微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > lways语句是总在clk为1的时候执行吗,求助

lways语句是总在clk为1的时候执行吗,求助

时间:10-02 整理:3721RD 点击:
always @(clk)
          begin
          ......
          end
always语句是总在clk为1的时候执行,还是只要clk有变化(无论由1到0,还是由0到1)都会执行。

你这clk也是时钟吧?是的话这样用always @(posedge clk),即在时钟出现上升沿执行。

只要clk有变化(无论由1到0,还是由0到1)都会执行。

always @(clk) 这样是电平敏感,不是沿触发。在clk每次变化都会执行

always @(clk) =  always @(posedge clk or negedge clk)

那如果是我需要检测的信号定义呢,比如所定义为test

恩恩,                                              谢谢哈

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top