FPGA 外置复位电路怎么设计比较好？

从Cyclone III handbook 上看，FPGA内部是包含POR, 即上电复位的，但是我习惯自己加一个reset。如果用电阻和电容搭建的reset电路，功能上是可以满足要求，但是这种电路好像不是很稳定。如果用max810之类的芯片实现reset功能，我有点担心，因为max810也是上电输出复位，而FPGA也是上电开始config，这两者会不会有冲突?有用过类似功能的朋友吗?

电子发烧友官网新浪微博的网友回复说：加一个去抖电路应该可以满足，去抖有两种形式，在我知道的，一种是用电容，另一种使用RS触发器做得。具体电路叫他自己度娘去哈。这两个是硬件去抖。还有一种形式就是通过软件延迟去抖。

谢谢zhou2sheng的回复，其实软件采样的方式，是补救的方式，我以前也用的。从硬件角度就消除，至少在信号进FPGA之前就消除这才是预防/根治的办法。了解过一些，一般硬件电路通过串电阻，或者并电容来消除毛刺（RS触发器可以在FPGA内部可以实现，就没必要在外面加硬件电路了）。其实我更想知道有没有简单稳定的电路，通过一个小IC，就可以了，不要分立元件实现，也不要有POR功能。这次还是准备先用分立元件实现，在原来的基础上并一个电容，加一个回流二极管，max810担心的问题，以后在FPGA板子上再试。大家有好的想法的话，继续讨论啊。

一般不习惯用外部复位
外部复位一般是低电压复位

类似TPS3808，delay可设。

z00,你说的内部reset是怎么用的?是设计的代码中就没有reset端口，让FPGA自己clear?还是通过enbble DEV_CLRn来实现，还是其他，能说得具体一点吗?内置的似乎不管哪一种，都没法实现需要置位（初始值不是0）的情形.
谢谢cc2420，似乎你说的延时可设，还是没有打消我对reset外置电路和FPGA都是POR可能带来冲突的当心，其实如果有人在现实中真正用过就最有说服力了。

做了一些DEV_CLRn的实验，如果把所选器件的DEV_CLRn对应的引脚分配给设计的reset，不要enable DEV_CLRn, 是可以起到置位作用的（初始值可以设为你想要的值，不只是0），max II和cyclone III的器件上看到的结果一致，这是我期望看到的结果，也与IC设计中对POR的处理是一致的。
可惜的是我从没找到过相关资料说可以这么用，包括网上和altera的文档，对DEV_CLRn的用途基本上就是说，如果enable了，可以做全局的reset,可以对所有寄存器清零,如果没有enable,可以做user I/O.  如果我没有IC的背景，可能也不会这样的方式去做实验，如果这种方式是允许的，其实不用外置reset电路，但是现在有点缺乏理论支持。

不需要外部复位吧