微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 两个4位加法器级联构成一个8位加法器 verilog怎么写啊?!

两个4位加法器级联构成一个8位加法器 verilog怎么写啊?!

时间:10-02 整理:3721RD 点击:
小弟是初学者,刚把verilog基本语法看完,只会写简单的四位或者八位的加法器,但是两个4位加法器级联构成一个8位加法器不会写啊,应该是顶层调用两个四位的,但不知道具体怎么写,求大神指点!不胜感激!

刚接触,正在研究中

过了这么久才想起来这逛逛,没想到还有人回复,谢谢了,哈哈,这个弱智的问题真不知道怎么好意思问出来的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top