FPGA中RAM能实现一个时钟内并存和并取
时间：10-02
整理：3721RD
点击：
请问高手们，在FPGA的ram能实现一个时钟内存8个数，然后也可以一个时钟内去8个数，同时存和取的地址不是连续的。请问这个能实现，怎么实现
是可以实现的 相当于实现一个多级的流水线读写方式
要想在fpga中一个时钟存取8个RAM数据，则可以采用8个并行RAM块，也能实现同时一个时钟读写8个数据。
编个读写算法来控制读写地址。
学习学习！