微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 初步上手FPGA请问这个仿真时怎么回事 感谢!

初步上手FPGA请问这个仿真时怎么回事 感谢!

时间:10-02 整理:3721RD 点击:
在modelsim仿真编译时出现,请问是怎么回事


错误的提示很清楚,你的LED_TEST.V 文件 第1行, timescal 这个是非法的(无法识别), 这是一个问题。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top