微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog写cpld的程序如何消除按键的抖动?

verilog写cpld的程序如何消除按键的抖动?

时间:10-02 整理:3721RD 点击:
verilog写cpld的程序如何消除按键的抖动?

设计一个计数器,当输入按键有电平变化,计数器清零如果计数器计数20ms(这只是一个稳定的大概值),则认为按键电平变化是稳定了。
如果计数器计数不达到20ms就有电平变化,则认为上一次电平变化无效。继续清零重新检测此次电平变化。
以此类推
总结: 消抖就是检测最后此电平变化是否稳定20ms。是则认为稳定,否则认为是抖动

好的 我试试  谢谢你的建议

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top