微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 工程下的一个模块能不能单独仿真啊?

工程下的一个模块能不能单独仿真啊?

时间:10-02 整理:3721RD 点击:

写的一个工程,顶层模块下面有几子小模块,请问怎样能够单独针对子模块进行仿真?
生成的Testbench文件貌似都是针对顶层模块的。

你搜索一下论坛,我记得原来我看过

testbench针对哪个模块那是你说了算的啊,,,你写一个子模块的tb,,,再把子模块设为顶层,,,跑仿真就可以了啊

二楼正解。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top