微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA 选型

FPGA 选型

时间:10-02 整理:3721RD 点击:
请高人指点一下,需要用Altera 含有DSP用能的FPGA做大量运算,能不能推荐一款有DSP功能的altera FPGA,谢谢。

希望有高手指点,谢谢。

对于你的需求, 建议你去官网下载他们公司某个系列的产品,看有没有DSP模块,然后数落一下性能。 或者直接联系代理商FAE,他们或许给你一个很合理的方案

谢谢你的回复,联系FAE得到比较好的回复,谢谢。由于是新手同时还请问一个问题,FPGA处理下面C语言循环代码怎样处理才能最省时间,谢谢。
for(int i =0;i<100;i++)
{
    int num = m;//m是一个变量,取值不确定。
    for(int j=0;j<num;j++)
    {
           int ipword = assigned[i*m+j];//assigned为一个前面定义的数组,成员值不确定。
           int tmpvalid = pfile[ipword];//
           for(int k=0;k<tmpvalid;k++)
          {
               float tmpscore = signatureset[i*m+j] ^ pinvert[ipword][k];//数据处理。
          }
     }
}

找FAE啊,售后还好 循环的话一般用状态机比较多吧

我想如果用状态机处理,就相当于一步一步的顺序执行,也就是说如果C代码顺序执行了100次,在FPGA中用状态机实现也需要执行100次,至少需要100个时钟周期?这样就没有用到FPGA的并行特性了,请问是这样理解吗?我想能不能有其他办法使其在FPGA中执行时减少执行的时钟周期数,用上FPGA的并行特性,以减少处理时间,谢谢。

FPGA执行时以时钟为单位,MCU执行是以指令周期为单位。

时间是省不了吧。因为伴随i,j,k的变化都有输出信号的变化,,,所以只能把每次k加一时打一拍,,但是通过三个触发器就可以完成设计,,,不使用状态机,,,这样可以在fpga综合时剩面积。

谢谢你的提示,非常感谢,我也需要做一下实验。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top