微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > EPM7256AE

EPM7256AE

时间:10-02 整理:3721RD 点击:
请问,EPM7256AE这款芯片在上电瞬间,它的IO管脚是什么状态

不用的IO口可以通过Quartus II设置成VCC/GND/高阻态 至于有用的IO口,Altera的CPLD的IO口上电瞬间应该为低电平
欢迎加入“硅锗联盟”
QQ群:102555758

上一篇:FPGA方向问题
下一篇:epm7160

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top