微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 刚上电时钟输入信号会有一段杂波,怎么避免,求大神指...

刚上电时钟输入信号会有一段杂波,怎么避免,求大神指...

时间:10-02 整理:3721RD 点击:
求大哥帮忙,我写一段代码。是串并转换,但是当板子刚上电的一瞬间,时钟输入信号有时会有一小段的杂波信号,这样就造成了数据的存储的错误,怎么避免啊。我是想在进程前面加上一个延时函数,但是我不知道怎么写,求大哥帮忙。急急急

加个计数延时即可

搞个PLL锁定时钟,把pll locked信号作为reset_n来用就行了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top