雷达信号高速数据采集和处理
时间：10-02
整理：3721RD
点击：
申请理由：借助此平台完成数据的处理项目描述：高速ADC+高密度FPGA+高性能DSP，其中FPGA主要负责高速数据缓存，并对整个高速数据采集系统进行控制；DSP器件拥有很强的数字信号处理能力和良好的接口功能，可以对采样数据做进一步的处理，并方便与上位机接口。这样FPGA和DSP相互配合，各司其职，更能发挥系统在在数据采集和处理上的优势。高速数据采集系统主要分作五个模块：
(1)电源监测管理模块；
(2)ADC模块；
(3)FPGA模块；
(4)DSP模块；
(5)上位机处理和存储。
1.电源监测模块[18]
主要是整个系统的供电设计，供电模块设计的好坏对整个系统的工作性能会产生非常大的影响，甚至影响到整个系统能否正常运行。故要设计出供电效率高，输出电压的纹波小，电源噪声低，线性稳定性好的供电系统是很有必要的，这也是设计的难点。
2.ADC模块
ADC模块包括AD前端输入对超声波回波信号的调理电路和ADC电路。前端调理电路主要负责对输入信号的放大，滤波，限幅等，以及要结合所选AD芯片的输入模式，将输入信号进行转化，大多ADI公司生产的高速AD芯片采用的是差分输入方式，将单端信号转化为差分信号一般有两种方式，一是采用专用的单端转差分放大器，例如ADI公司的AD8138，AD8351等，这种方法的优点是输入信号的功率可以通过反馈电阻阻值进行灵活的调节，缺点是需要配置较多的外围电路，且模拟放大器有一定的通带范围，超出此范围的信号将受到抑制。第二种方法是采用变压器来实现单端转差分的功能，这种方法结构简单，通带范围很大，缺点是变压器对直流信号造成了断路。AD芯片时钟配置，可供选择的方式有三种：
(1)使用CDCM61001锁相环芯片倍频生成采样时钟。
(2)使用FPGA内部的增强型PLL或者快速PLL对系统时钟倍频产生采样时钟。
(3)外接时钟。
3、FPGA模块主要功能[19][20]：
FPGA内部主要包括高速采样数据的乒乓缓存以及FPGA与DSP的EMIF进行通信的接口，下图是FPGA内部逻辑结构图：
FPGA内部各个模块的主要功能:
1.时钟模块：为整个系统提供所需时钟。
2.开关控制模块：接收外部开关信号，控制系统开始结束采集。
3.AD控制模块：为AD芯片提供各种控制信号，并接收AD转换后的数据。
4.异步FIFO模块：实现数据缓存，将AD传送的数据缓存。再通过FPGA的控制将数据高速传给DSP。
5.总线接口模块：实现与DSP总线接口，通过DSP的EMIF读操作，从FIFO中读取数据到DSP外扩SDRAM中，以便后续数据处理。
4、DSP模块功能介绍[21]：
DSP内部主要包括高速有效的对DDR3数据进行读入DSP的缓冲区以及将读取的数据进行数字滤波处理，然后将数据传递给上位机系统进行分析。另外考虑到DSP内存的不足，防止数据的丢失，特别为DSP外扩了SDRAM存储器和FLASH存储器。flash 的作用是为了固化DSP的自启动程序以及一些掉电后需要保留下来的数据，SDRAM主要用来扩大DSP的RAM容量，存储DSP在处理过程中产生的中间数据。
5、上位机通讯和存储模块，我设计以下几种方案可供最后使用：
（1）采用USB接口同PC机通讯。通用串行总线(USB)是Intel公司开发的计算机与外部设备进行通信连接的新型接口，它无需单独的电源、节省系统资源(一个USB主控制器最多可以连接126个外设)、能自动地完成设备的检测与设置，与其他计算机接口相比传输速率高、可靠性好、具备即插即用的特性，在性能方面具有很大的优势，其传输速率可以达到480MBit/s,而传统的串口（RS232）只有20Kbit/S,即使并口也只有8Mbit/s。所以完全能够满足我们的系统特性。
（2）考虑到现在台式机主机都有PCI插槽，而且DSP芯片(TMS320C6416)含1个片上PCI桥。我们可以用PCI接口和上位机通讯，PCI总线传输速率2112Mbit/s, 它支持突发传输、即插即用、电源管理等功能，不但能满足现在的应用需要，而且能够适应未来的需求。PCI总线支持硬件资源动态自动配置，在PCI设备插入PCI插槽或上电后，PCI总线配置机构自动根据PCI设备的要求实现配置。PCI总线支持内存读写、I/0端口读写、中断机制和DMA功能，所以对于更高速率的数据采集系统来说，普遍采用的是这种接口。
另外我还设计了SD卡接口，可以把采集的数据存储在SD卡，方便后期进行分析。所以，整个系统结构框架为下图：
(1)电源监测管理模块；
(2)ADC模块；
(3)FPGA模块；
(4)DSP模块；
(5)上位机处理和存储。
1.电源监测模块[18]
主要是整个系统的供电设计，供电模块设计的好坏对整个系统的工作性能会产生非常大的影响，甚至影响到整个系统能否正常运行。故要设计出供电效率高，输出电压的纹波小，电源噪声低，线性稳定性好的供电系统是很有必要的，这也是设计的难点。
2.ADC模块
ADC模块包括AD前端输入对超声波回波信号的调理电路和ADC电路。前端调理电路主要负责对输入信号的放大，滤波，限幅等，以及要结合所选AD芯片的输入模式，将输入信号进行转化，大多ADI公司生产的高速AD芯片采用的是差分输入方式，将单端信号转化为差分信号一般有两种方式，一是采用专用的单端转差分放大器，例如ADI公司的AD8138，AD8351等，这种方法的优点是输入信号的功率可以通过反馈电阻阻值进行灵活的调节，缺点是需要配置较多的外围电路，且模拟放大器有一定的通带范围，超出此范围的信号将受到抑制。第二种方法是采用变压器来实现单端转差分的功能，这种方法结构简单，通带范围很大，缺点是变压器对直流信号造成了断路。AD芯片时钟配置，可供选择的方式有三种：
(1)使用CDCM61001锁相环芯片倍频生成采样时钟。
(2)使用FPGA内部的增强型PLL或者快速PLL对系统时钟倍频产生采样时钟。
(3)外接时钟。
3、FPGA模块主要功能[19][20]：
FPGA内部主要包括高速采样数据的乒乓缓存以及FPGA与DSP的EMIF进行通信的接口，下图是FPGA内部逻辑结构图：
FPGA内部各个模块的主要功能:
1.时钟模块：为整个系统提供所需时钟。
2.开关控制模块：接收外部开关信号，控制系统开始结束采集。
3.AD控制模块：为AD芯片提供各种控制信号，并接收AD转换后的数据。
4.异步FIFO模块：实现数据缓存，将AD传送的数据缓存。再通过FPGA的控制将数据高速传给DSP。
5.总线接口模块：实现与DSP总线接口，通过DSP的EMIF读操作，从FIFO中读取数据到DSP外扩SDRAM中，以便后续数据处理。
4、DSP模块功能介绍[21]：
DSP内部主要包括高速有效的对DDR3数据进行读入DSP的缓冲区以及将读取的数据进行数字滤波处理，然后将数据传递给上位机系统进行分析。另外考虑到DSP内存的不足，防止数据的丢失，特别为DSP外扩了SDRAM存储器和FLASH存储器。flash 的作用是为了固化DSP的自启动程序以及一些掉电后需要保留下来的数据，SDRAM主要用来扩大DSP的RAM容量，存储DSP在处理过程中产生的中间数据。
5、上位机通讯和存储模块，我设计以下几种方案可供最后使用：
（1）采用USB接口同PC机通讯。通用串行总线(USB)是Intel公司开发的计算机与外部设备进行通信连接的新型接口，它无需单独的电源、节省系统资源(一个USB主控制器最多可以连接126个外设)、能自动地完成设备的检测与设置，与其他计算机接口相比传输速率高、可靠性好、具备即插即用的特性，在性能方面具有很大的优势，其传输速率可以达到480MBit/s,而传统的串口（RS232）只有20Kbit/S,即使并口也只有8Mbit/s。所以完全能够满足我们的系统特性。
（2）考虑到现在台式机主机都有PCI插槽，而且DSP芯片(TMS320C6416)含1个片上PCI桥。我们可以用PCI接口和上位机通讯，PCI总线传输速率2112Mbit/s, 它支持突发传输、即插即用、电源管理等功能，不但能满足现在的应用需要，而且能够适应未来的需求。PCI总线支持硬件资源动态自动配置，在PCI设备插入PCI插槽或上电后，PCI总线配置机构自动根据PCI设备的要求实现配置。PCI总线支持内存读写、I/0端口读写、中断机制和DMA功能，所以对于更高速率的数据采集系统来说，普遍采用的是这种接口。
另外我还设计了SD卡接口，可以把采集的数据存储在SD卡，方便后期进行分析。所以，整个系统结构框架为下图：