怎么理解芯片的输入阻抗呢？
我想，只有这样才能解释菊花链布线的做法。
还有，怎么理解芯片的输出阻抗呢?
我们知道，传输线的特征阻抗应该等于芯片的输出阻抗加上源端串行匹配电阻，那么怎样才能找到芯片的输出阻抗值呢?在芯片的手册里边找吗?
我们知道，芯片的管脚有寄生电阻，它也是输出阻抗的组成部分吗?
这个问题，我也思考过好久，问过好多人
但是，貌似没有找到比较让人信服的解释
个人的理解是这样的：芯片的输出阻抗，不包括寄生阻抗，它指芯片的输出脚到地之间的阻抗
芯片的输入阻抗，也是指芯片的引脚到地之间的阻抗（貌似，成了下拉电阻了）
除了芯片所谓的上拉电阻阻抗之外，其它几个概念，不是十分清楚。
因为现在的工艺和IC设计很复杂，很多端口都是多功能数字端口，所以。很迷糊。
期待牛人解答
应该说芯片的引脚阻抗是非线性的，引脚的电压电流条件变化，阻抗也相应的变化，需要指出芯片的工作点才能界定阻抗值
怎么理解芯片的输入阻抗呢?我们知道CMOS场效应管子的输入阻抗很高，是否基于CMOS的芯片的输入阻抗都可以看作高阻?
这里的阻抗并不是特征阻抗而是直流阻抗，特征阻抗的定义是电缆中传送波的电场强度和磁场强度之比。特性阻抗正比于电缆的感抗和容抗的平方根
对此问题很有兴趣，期待高人指点！
这个问题 期待 作 ic来 解答一下
请高人指点一下，俺也不明白
输入阻抗大好，输出阻抗小好。
我记得课本上计算Ro的方法是将输入短接,输出加一个电源,然后计算整个电路的等效电阻,这个就是Ro吧,不知道记错了没,呵呵,记错了别拿鸡蛋扔我啊
我想,MOS管是构成IC引脚结构的单元, 就I/O口而言,内部开关打开输出结构的时候,输入阻抗肯定很高,打开输入结构的时候,输入阻抗肯定很低,但是在关闭状态或者断电保护的时候,实际上是金属脚与芯片内部电路了,当然这个也是控制逻辑,可以看看各种脚的结构,就可以明白了,愚见！
看懂问题了看不懂答案
建议看看大学的模电教材前几章节
等待中
放大电路的输出阻抗 的确是 输入端短路 在输出端加电压 算其产生的电流 然后在除 , 至于为什么
我也很晕
LZ是“研究员”了，也尚未得解；期望更牛的人来指点一下
数字电路而言,输出阻抗是指的驱动管的内阻.这个值是非线性的.具体可以通过IBIS模型中的V/I特性曲线来度算.大概的推算过程很简单,电源电压为3.3V,比如当驱动器输出高电平,在驱动33mA负载(3.3V电源,50欧阻抗线+源端串联电阻=100欧的情况下)时,实际输出是3.0V,即相对于VCC的压降为-300mV,则输出管的高电平输出阻抗为20欧.输出电流不一样,这个值对应曲线上不同的点,得到的阻抗也会不一样.对于低电平是不一样的,会比这个值稍小.都知道下降沿比上升沿要快也是这个原因,工艺决定的.
1、cmos器件，一般输入电阻能达到10的10次方欧姆，可以认为电阻很大，基本没有输入电流，所以cmos器件一般都是电压作为控制信号，而不像晶体管器件，使电流作为控制信号。
2、输出电阻就是从输出端看进去的阻值，多数情况下输出电阻越小越好（RF电路要求匹配阻抗，即输出阻抗等于下级输入阻抗；而进行电流信号传输的电路则要求输出阻抗越大越好！）
其他问题无法回答
需要高人指导下！
期待牛人解答
mos管输出驱动后级电路时表现出来的电阻即为输出电阻，当外联器件启动芯片的mos管时，MOS管表现的电阻即为输入阻抗。
本人做过IC，对此略懂，这个也没有什么特别难理解的地方。
输入阻抗就是在输入端加一个输入电压，测量一下输入电流，电压与电流的比值就是输入阻抗。因为涉及到半导体器件，所以输入阻抗是非线性的，其数值可能会随着输入电压的变化而变化。但是因为CMOS的输入时栅电容，所以直流输入阻抗很大，而非线性引起的一点点变化基本可以忽略了。
输出阻抗和输入阻抗的意思差不多，芯片输出电压和输出电流的比值就是输出阻抗。但是由于一般CMOS输出都是推挽结构的，上面PMOS下面NMOS，这样就导致其非线性非常明显，输出阻抗会明显随着输出电压的变化而变化。但是一般这种结构输出电阻都很小，所以我们也只是了解一下输出电阻的数量级就可以了。
这个说的是对的
学习了！