请教:为什么高阻抗的管脚不能悬空？

怎么没有人回复,自己顶

怎么没有人回帖阿

高阻抗，意味着很小的电流就能驱动，就是说输入阻很大。干扰信号具有大电压，小信号的特点（如一些辐射干扰），因此最好接个上拉或下拉。

对于输入级来说, CMOS管悬空, 会汇集电荷, 使输入级的cmos管出于开关不定态

是不是可以如此理解，当干扰引入了哪怕是个微弱的电流，经过高阻抗，都可能构成个超过噪声容限的电平，从而可能干扰系统的正常运行

5，6楼说得很清楚！ IC 运作时，CMOS管悬空, 会汇集电荷, 使输入级的cmos管出于开关不定态即输出不知是高电平还是低点平，高阻抗脚
接地或者接上拉电阻（接高电平），使ic系统的可靠地[/COLOR]正常运行！

串入交流干扰信号，应该接地。

根据U＝I×R，高阻抗的话，微小的电流就能够产生很大的电压。

10楼的，我真的是佩服的五体投地啊，说的稍微深奥点

高阻抗悬空容易引起静电打坏IC

10楼说的没错，有时候道理往往就这么简单

学习中

支持一下！谢谢！

高阻抗悬空，会使器件处于三态状态

mos管输出高阻态悬空,容易集聚电荷,击穿mos管

没有准确的逻辑可判断

支持一下！谢谢！

学习了

支持一下！谢谢！

说的很在理