关于GPIO口的疑惑

GPIO口可以配置成高电平，也可以配置成低电平。简单理解里面有上下有两个MOS，控制上下两个MOS管导通就能设定GPIO口的高低电平。高阻状态就是两个MOS管都不导通。也可以在外面上拉电阻。但是 小弟的疑惑来了，如果这个GPIO是输出信号，现在是高阻状态，外面有上拉电阻，这个时候GPIO对地的电压应该是上拉电阻那个电源电压，那么送出去的信号不就相当于高电平么，这就有问题了吧，本来没想送出去高电平，通过上拉电阻反而送出去高电平了，这不就出问题了吗?那位大虾能解答一下，谢谢啦。

一般push-pull（推拉式）的GPIO再加上拉电阻的时候是为了提供负载更大的驱动能力。GPIO的输出没有必要设到高阻态去啊，如果不想是高电平，就设为低好了。

高阻的目的是总线复用时起作用的，它不会导致总线被一直占用。你如果一个GPIO口复用的话，你就可以看出它的作用了

GPIO有多种结构，建议小编研究下GPIO的框图
如果这个GPIO是输出信号，现在是高阻状态，外面有上拉电阻，这个时候GPIO对地的电压应该是上拉电阻那个电源电压，那么送出去的信号不就相当于高电平么，这就有问题了吧，本来没想送出去高电平，通过上拉电阻反而送出去高电平了，这不就出问题了吗?那位大虾能解答一下，谢谢啦。[3721RD.com]
------这这个问题真是让人难明白。 你外部加上拉了。他就是高电平了，不是高阻了。除非你把上拉电阻使能关掉。

开漏输出

驱动能力不够的情况下就要加上拉电阻了

gpio外加上拉电阻有几种作用，一是确定状态，一是增加驱动能力。如果GPIO配置为高阻状态，内部和外部的通信就被切断了，其状态也就由外面的上拉来确定为高电平。

输出GPIO的输出电平是由软件设置的输出电平决定的。 输出GPIO上加上下拉通常是为了各外部控制信号一个确定的状态。防止GPIO初始化前误动作。

领教了  谢谢

领教了，呵呵

学习了。

学习了的

学习了，谢谢