PCB上的差分线走线
3楼理解的也非常对。
3楼理解的也非常对。
2楼说的有道理:差分线间距是根据阻抗计算得到的,不是随意决定的。
另外小编担心的串扰问题肯定是存在的:但只要串扰产生的信号与原干扰毛刺信号相位相同(形成共模干扰信号)则对差分电路来说是没有影响的,因为差分电路最强悍的就是对共模信号的抑制,呵呵!
差分走线不是D-参考D+,也不是D+参考D-;
差分的要求是左右包地,上下包地。其真正的目的是防止其他的信号干扰D-和D+;
当有干扰进来的时候,D-和D+的干扰成都是一样,经过差分可以独享抵消掉。
不知道我的理解对不对“
差分线的间距是根据阻抗来定的。
串扰产生的信号与原干扰毛刺信号相位相同(形成共模干扰信号)
这句话 很重要 大侠能不能再解释解释
明白了,谢谢楼上的各位大侠。串扰产生的信号与原干扰毛刺信号相位相同,相减即可,但是走线必须要求等长。
差分信號走綫一定要等長,最好不要走過空,如果一定要進過過孔的話,那麽兩個縣要有相同的過孔數量;
其次,兩綫之間最好用地綫隔離,不能並排走綫。
如果走綫很長的話,就要在前端加上等效電阻
诚招
1.MMI工程师 一名,要求:本科以上学历,二年以上相关工作经验;工作地点:广东深圳;工资待遇:13K以上;
2.驱动工程师 一名,要求:重本学历,二年以上工作经验,熟悉高通平台者优先;工作地点:广东深圳;工资待遇:18K;
3.射频工程师 一名,要求:本科以上学历,二年以上工作经验,熟悉高通平台及CTA测试,会Layout;工作地点:广东深圳;工资待遇:13K。
有意者,可加QQ:375195615,再进一步详谈!, 诚招
1.MMI工程师 一名,要求:本科以上学历,二年以上相关工作经验;工作地点:广东深圳;工资待遇:13K以上;
2.驱动工程师 一名,要求:重本学历,二年以上工作经验,熟悉高通平台者优先;工作地点:广东深圳;工资待遇:18K;
3.射频工程师 一名,要求:本科以上学历,二年以上工作经验,熟悉高通平台及CTA测试,会Layout;工作地点:广东深圳;工资待遇:13K。
有意者,可加QQ:375195615,再进一步详谈!
看帖回贴!