微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > EMC电磁兼容设计学习交流 > 如何做好PCB上的高速信号阻抗测试

如何做好PCB上的高速信号阻抗测试

时间:10-02 整理:3721RD 点击:
对于低频率板卡来讲,PCB就是把设计图纸中的元器件互联起来,但是随着频率越来越高,PCB在电子设备中已经开始扮演传输线的功能,比如手机无线通信、雷达通信、卫星通信,频率越高对PCB板的性能要求越高,它的性能可以决定整个设备的性能,因此PCB的性能测试在产品生产的各个环节尤为重要。
利用TDR(Time Domain Reflectometry) 时域反射计测试PCB板、线缆和连接器的特征阻抗是IPC( 美国电子电路与电子互连行业协会) 组织指定的特征阻抗量测方法,在电子测量领域得到了广泛的应用和普及。但是,TDR也是电子设备,通常情况下,和其它电子设备一样,带宽越高,对静电放电(ESD)/ 电气过载压力(EOS) 就越敏感,所以使用高带宽TDR(如18GHz 以上)的多数行业客户可能都经历过TDR 的ESD/EOS 损坏。特别是PCB 制造行业,因为TDR的使用频率比较高,静电损坏,不管是否包含EOS,这样的损坏常常会给生产效率和成本控制带来较大影响,所以甚至有的客户开始考虑用其它设备替代TDR。但考虑到TDR阻抗测试方法的时域特性以及其高的测试效率、测试精度和测试一致性等优点,它一直是IPC-TM-650 规范和HDMI,USB-IF, VESA Displayport 等工业组织指定的、权威的特征阻抗测试标准。
多数有经验工程师都了解,大部分ESD/EOS是瞬间产生的,且由于实验室环境温度的变化、一起操作人员的使用经验以及被测产品驻留静电等偶发因素的影响,ESD/EOS是不可能被完全避免的,所有的电子量测设备比如:示波器、信号源和 VNA 都有明确具体的防 ESD/EOS 要求,电子量测设备性能越高端,对应的防 ESD/EOS 要求就越高。同时,ESD/EOS 对电子测量设备的影响是可以不断累积的,大量重复的 ESD/EOS 造成的静电累积会逐渐损伤该测量设备,最终造成其量测功能恶化。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top