关于DDR的讨教

今天碰到某企业的一博士，在讨论高速设计时说，DDR或DDR2的数据线是不需要全部做等长设计，全部做等长设计是不可能的，他的理论是IC的开发商已经考虑这些问题，他说每8根数据线必然有一个时钟线，所以只要每8根数据线做等长就可以，甚至不用做等长都可以，他说因为IC开发商都考虑好了这些问题！[/COLOR]
小弟我才疏学浅特意发帖请教各位大拿这位博士所言是否正确

他说的是对的

时钟线之间电容电阻怎么匹配啊?

他说的是对的

也不完全对，需要研读ＩＣ手册