USB2.0走线有哪些需要注意的地方了？

差分阻抗 (Zdiff)为90(1±O．1)Ω，一般我们都是要求控制在80Ω至100Ω间

480M的速度 按高速线的要求来走了  比如 阻抗控制、信号线与地铜箔的距离、少换层等等

谢谢 binmuk 和qq_mzone

另外可以参考下这篇文章：USB2.0 的 EMI 和 ESD 设计http://www.edablog.info/?p=118

太好了，谢谢你

呵呵，不谢

USB2_D+，USB2_D-，如果是2.0的速率有240M，要求USB 2.0信号导圆弧，差分线长度偏差控制在50mil,阻抗控制在90+/-10欧姆范围内

非常感谢！

楼上的说法很对，有同感, 楼上的说法很对，有同感

不错 学习了

①在元件布局时，应将USB2．O芯片放置在离地层最近的信号层，并尽量靠近USB插座，缩短差分线走线距离。 EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛7 G4 {+ o1 Q& e- [
②差分线上不应加磁珠或者电容等滤波措施，否则会严重影响差分线的阻抗。 EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛# U/ k7 ~: \+ y) c
③如果USB2．O接口芯片需串联端电阻或者D 线接上拉电阻时．务必将这些电阻尽可能的靠近芯片放置。 EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛' P5 u/ ]: s: S4 s. ~
④将USB2．O差分信号线布在离地层最近的信号层。 EDA365论坛网: e" ]; ^# s5 f
⑤在绘制PCB板上其他信号线之前，应完成USB2．0差分线和其他差分线的布线。 www.eda365.com. Y6 A. R% M, T( y！ b' p
⑥保持USB2．O差分线下端地层完整性，如果分割差分线下端的地层，会造成差分线阻抗的不连续性，并会增加外部噪声对差分线的影响。 EDA365+ u# K% u: z0 |# P) C
⑦在USB2．0差分线的布线过程中，应避免在差分线上放置过孔(via)，过孔会造成差分线阻抗失调。如果必须要通过放置过孔才能完成差分线的布线，那么应尽量使用小尺寸的过孔，并保持USB2．0差分线在一个信号层上。
⑧保证差分线的线间距在走线过程中的一致性，使用Cadence绘图时可以用shove保证，但在使用Protel绘图时要特别注意。如果在走线过程中差分线的间距发生改变，会造成差分线阻抗的不连续性。
⑨在绘制差分线的过程中，使用45°弯角或圆弧弯角来代替90°弯角，并尽量在差分线周围的150 mil范围内不要走其他的信号线，特别是边沿比较陡峭的数字信号线更加要注意其走线不能影响USB差分线。 EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛" f( E0 b* v7 p！ V
⑩差分线要尽量等长，如果两根线长度相差较大时，可以绘制蛇行线增加短线长度。