关于布等长线的规则设置求助

我用的是alitum designer。
比如数据总线D【0..31】，即接到SDRAM又接到Flash，如果我只想让从处理器到SDRAM的走线等长，而不考虑从处理器到Flash的线长（就是一个net的一部分走线），规则上应该怎么设置?或者说应该怎么做才能使处理器到SDRAM的数据总线走线等长?
貌似AD只有使net等长的设置。
多谢…………

哎，AD不知道怎么设置啊…………别的软件现学又没有时间…………

Allegro里面可以设置PIN到PIN，AD没使用过不清楚。

楼上的说法很对，有同感