微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PCB设计学习讨论 > DDR的等长

DDR的等长

时间:10-02 整理:3721RD 点击:
各位大侠,请教下:
在做DDR走线时需要控制等长,是否是以时钟线为基准,其他信号线控制在公差范围内?若不是,又是以那个为基准呢?
比如说时钟线是1600mil,公差要求+/-50mil,其他信号线的长度要求控制在1550~1650mil的范围内?

等长一般是按时钟线为基准的,但是要求也没那么高。一般DDR上的线分为三类:数据,控制以及地址。同类的线等长要求会比较高,一般控制在50mil以内,不同类的线可以稍微放宽一些条件,具体的就看芯片资料上怎么写以及你怎么布板了。尽量让这些线都等长。

DDR是什么啊,那位大侠回我一下,谢谢

2楼说的很清楚;DDR  Double-Data Rate  双速率

数据线必须要控制在100mil以内吗?
但是看了很多设计并没有严格的等长
这个 差距到底控制在多少合适?
哪位大侠能帮忙解答?
十分感谢

参考一下这个贴子。
http://www.52rd.com/bbs/Detail_RD.BBS_40305_58_1_1.html

多多鼓励帮助别人解决问题的朋友。
感谢fly_wenzi的回答,+3RD

学习了~

学习了。

DDR  Double-Data Rate  双速率

不管小编是否是商业奇才,也下一份看看。 , 学习了yyy

顶一下,顶两下, 顶一下,顶两下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top