微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PCB设计学习讨论 > PAD2005 layout 问题

PAD2005 layout 问题

时间:10-02 整理:3721RD 点击:
Verify Design  连通性的时,老提示GND没连通,提示位置都VIA接地啦,还会有这方向显示,怎办?请高人指点

再仔细检查,一般不会错报的看看是否有元件在板外,如果有一个点没连同,是会有2个错误点的

你可以铺完铜后看那块铜孤立,应该就是它没连上。

一般比较难看到的是有可能是有孔没有电镀

我自身碰过的情况:还残留伊小段未绕线(rat net),不容易辨识,通常与PAD或VIA重叠,可将滑鼠点在PAD或VIA上,在使用Tab键查看,是否有unrout net.

也有因为文件坏掉而显示连通错误的情况,不过这种很少发生。如果其他正常手段都解决不了的话,试试导出asc,修复文件

我有一次,在建库时,PLAT没选,就出错

讓正反面都連到銅上就好拉!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top