微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PCB设计学习讨论 > iic总线 阻抗设置问题

iic总线 阻抗设置问题

时间:10-02 整理:3721RD 点击:
  看了一个前辈画的pcb板子,iic总线sda 和scl这两条线用的差分走线方式?这样走线可以吗?大家在画这两条线的时候单端阻抗设置多少为宜?我有一个指南针板iic线比较长,跑起来很不稳定,大家有没有什么好的建议?

i2c   是类差分的   一般两个线长度上不相差太多的。我一般都是做的50欧姆阻抗   

那你画的时候也是按差分对设置的吗?阻抗50ohm?

我都是按照单端线来的

单端50ohm阻抗?有没有出现过问题?

IIC彼此会有串扰,不能按照差分的方式处理

恩,是的,我也是这样认为的

IIC就不是差分信号,按照差分走线,就是给自己找麻烦。不过一般IIC都不超过1Mb ,所以即使走了,也看不出来什么问题。等长就可以了

阻抗有要求吗 端接有要求吗?前辈

IIC一般是需要加上啦,端接没什么要求。我以前画的都是接上就能用,当然距离不是很远。IIC属于低速的接口。

IIC 走菊花链,分支stub不要太长,一般需要仿真确定一下,可能需要串联电阻让信号边沿变缓,防止出现回沟或者台阶影响采样。

  有没有仿真资料呀 借鉴一下

i2c?
速度不超过1Mb,不是随便拉拉的嘛

设成差分是为了让他们走在一起,达到等长的要求,,但是设差争的时候要考虑两根的的距离不能太近会有串扰,,

  SDA SCL不是一个时钟一个数据吗?这两个做等长有必要吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top