Sigirty仿真的目标阻抗为什么刚开始特别大？
时间：10-02
整理：3721RD
点击：
各位大神：Sigirty仿真的目标阻抗为什么会出现椭圆部分?
电源芯片那边没有加VRAM模型吧，通常用一个小的电阻等效
vrm加上了 但我怀疑软件是不是没有读取?
那你查下，电源通路中其他地方有开路的地方，如中间的串接电阻，电感之类的没有赋值
做PDS阻抗仿真需要做到几百MHz吗?我看intel Romley手册，PCB板级去耦设计只需关注1~2MHz就可以了
看芯片，有的片内去耦做的比较好，板上去耦就很轻松，但是有的厂家没有说明，通常业内默认板上去耦在100m或200m之前，再大板级去耦就发挥不出效果了
学习了
低频不用管，只需关注20~100M就好，VRM短路，低频就很低
学习了！