微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > PowerDC导入layout时提示ComponentDef Not Resolved错误

PowerDC导入layout时提示ComponentDef Not Resolved错误

时间:10-02 整理:3721RD 点击:
各位大侠,我刚刚接触PowerDC,在我加载spd文件时,提示ERROR [ComponentDef Not Resolved]: The circuit definition "C1" referred to by component definition "C1" does not exist.请各位高手帮我解答一下,这是什么原因造成的,谢谢!




目测文件有问题,是什么软件的PCB文件

各位大神,同求楼上问题答案,本人使用的ALLEGRO15.7画的.brd文件,用cadence16.6+ASI16.64仿真,使用CAD Translators转换成.spd文件导入后就出现上述错误

问题已解决,不是文件问题,而是转换spd问题。时间太久,有些忘了。好像是不使用CAD Translators转换spd,就不存在问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top