微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > SI仿真最后一步,关于VIA的。

SI仿真最后一步,关于VIA的。

时间:10-02 整理:3721RD 点击:
就是如图片所示的警告,未发现VIA的MODel,但是图2我已经设置有了MODEL,为什么会发生图1的警告。



为什么都没人回答了,在仿真前是有VIA找不到库的选项,都不知道怎么下去了

额 自己解决了

小编是怎么解决的?自己另外建VIA的模型了吗?
VIA model里面设置detail closed from,可以自动生成VIA的模型,不知打小编是用哪种方法?
自己在SIgxplorer里面建VIA模型怎么没有设置R C的?

你说的是什么意思

删除,重建即可

学习学习

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top