微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > 求助,systerm si仿真ddr3出错

求助,systerm si仿真ddr3出错

时间:10-02 整理:3721RD 点击:
连接性一直报错,究极原因,是由ibis生成的mcp file,没有正确的定义gnd和power,但是这个好像是由ibis自动生成的,不给改,ibis是不是有问题呢?有遇到过得吗?



pin定义里面是不是有定义好GND和PWR呢?

检查ibs模型是否有GND定义。IBIS定义GND pin的model name为GND
mcp是可以改的。
在工程文件价下的result目录里有与ibis同名的sp文件,但是即使你改了也读不到,因为ibis的规范已经定义了默认的GND model,没有就读不出。
所以说,用一个工具前,先要懂自己要做什么,用的模型是什么,模型有什么规范。

pin定义叫vss,不是叫gnd,不过经过cadence的人帮助后,问题已经完美解决

恩,谢谢小编解答,那个sp文件我改了确实没用,后来经过candence的指点,把power全部上拉到vdd,gnd全拉倒gnd,还把ddr的iO口的上拉下拉设置好,就可以了。

你把ibs中的vss改成gnd,就能自动mcp识别到了。注意,我说的不是signal_name 而是model_name,你的model_name如果为VSS的话,会识别为命名为VSS的buffer model。
比你一个个上拉来得快,直接ctrl+H替换vss为gnd就可以。
当然你全部手动拉也可以,但是后续有新的项目你要又要重新设置一遍。

原来是这个原因,我明白了,是因为mcp不认vss,只认gnd,那也就是power认不出来的主要原因应该是那个上拉的电压叫做gvdd的问题了,哈哈,谢谢小编。

他连线的实质我懂了,总结一下,其实就是DDR和control的I/O口和电源,电源拉一个vdd(这个名字应该有限制,比如说只能叫vdd,vref之类,叫bvdd,gvdd他就认不出来,gnd同理)然后把control的IO口分别上拉到vdd,下拉到gnd,然后就根据这个,他生成mcpfile,当然这是理想电源的情况,
如果不是理想电源,则要把每个电源和地都相接,然后把pcb生成的mcp file做一下修改即可。这个地方是不是可以在提取pcb的操作中设置呢,待日后研究下,反正pcb的mcp可以修改。
有个衍生的问题,如果默认理想电源,那岂不是不考虑ssn了,但是我看书上说,其实对于ddr3而言,由于有了wirting level的修正,对等长方面的要求以及不是那么严格,反而是ssn,串扰等的问题比较严重,是否如此呢?

这和MCP没有关系。和IBIS模型有关,Model_name只能为POWER和GND。
串扰比较严重是对的,可是你的bnp已经包含这些讯息了。
至于SSN,你想考虑的话就用外部的vrm就好。bnp中包含PMU的端口,从PMU端口输入VRM。

明白了,谢谢,我现在波形仿出来了,但是感觉有点问题,我再找找看,如果有需要,再来请教。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top