微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > 多个RAM,FLASH,EEPROM布线拓扑结构？

多个RAM,FLASH,EEPROM布线拓扑结构？

时间：10-02 整理：3721RD 点击：

现在要画一个板子，总线驱动芯片后，连接两个sramX16（组成32位数据），一个flashX16，一个EEPROMX8,一个CPLD，还要接输出端口，这几个芯片和接口的地址线、数据线都要公用，请问下这种板子如何设置布线拓扑结构?

上一篇：采用Sigrity或Allegro仿真的时候常常涉及芯片IBIS模型的关联，经常遇到问题，请问....
下一篇：小白求问SigXplorer和Hyperlynx一些差异

Sigrity仿真 Sigrity Sigrity教程 PowerSI SystemSI 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top