采用Sigrity或Allegro仿真的时候常常涉及芯片IBIS模型的关联，经常遇到问题，请问....

最近在接触Cadence中的allegro和sigrity来进行SI和PI等方面的仿真工作，经常需要将芯片的IBIS模型导入到对应的芯片，进行时域或者其他性能的仿真工作，尤其是需要转换IBIS模型为.dml格式文件的情况，此中情况中经常在转换过程中出现问题！
现在本人有三个方面的问题，归纳起来如下所示，相信很多刚刚接触此类软件的过程中也会遇到相同的问题，请高手一一解答，万分感谢！

1、由于本人对IBIS模型接触不多，所以遇到问题以后就傻眼了，所以在此请教一下对于这种情况该如何解决?

2、有时候在配置环境的时候出现一些与IBIS模型相关的错误，对于我而言基本算是无解了，请问有没有什么比较好的方法来解决这种问题，请高手不吝赐教啊！

3、很好奇，既然IBIS模型是芯片厂商制作好的，在使用的时候怎么会遇到各种各样的为题呢，请问这是什么原因造成的，兼容性还是IBIS本身有问题?

也请现在有或者曾经有过此类感觉的朋友们多多发表个人观点以及自己的解决方法和成长之路，非常感谢！

按理说，Cadence这么大一个公司，软件的兼容性应该是会太差的，为啥我经常遇到这类的问题，都不知道下面怎么进行了！