微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > optimize PI sampling點問題

optimize PI sampling點問題

时间：10-02 整理：3721RD 点击：

optimize PI 在做 impedance optimization的時候，optimize 取樣都是 5點/decade(如下圖一)，即使我設定為20點/decade(如下圖二)，想請問該怎麼解決這個問題? 謝謝大家阿~

上一篇：cadence16.6的创建和16.3的不一样？
下一篇：关于在SIGRITY中处理trace和shape结果差异的疑惑

Sigrity仿真 Sigrity Sigrity教程 PowerSI SystemSI 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top