微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > cadence16.6的创建和16.3的不一样?

cadence16.6的创建和16.3的不一样?

时间:10-02 整理:3721RD 点击:
在cadence16.3中创建总线执行菜单命令Logic---Indentify Buses可以直接创建总线,然后在约束管理器中可以直接看到定义的总线。

但是在cadence16.6中,首先创建总线 如图所示



点击确定之后 是一个signal bus setup的对话框



在这个对话框里面应该怎么操作呢
使得在约束管理器中出现总线的设置



都没有人说说么

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top