微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > i.mx6ull与DDR3校正不通过的问题

i.mx6ull与DDR3校正不通过的问题

时间:10-02 整理:3721RD 点击:
各位大神有用过Freescale IMX6ULL芯片嘛,我们用的是1个DDR3芯片,就是跑不起来,哪位大神用过请指教一下啊

生成script前按照说明填的参数是正确的吗  本身DDR 2G改成1G DDR3的吗?是否有参考的开发板?

天的参数是正确的,百分之三十的样机可以跑起来;DDR3是1G的 DDR3-1066,IMX6与DDR3之间的走线就是开发板上的复制过来的,PCB由4层变成6层的

DDR Freq: 396 MHz
ddr_mr1=0x00000000
Start write leveling calibration...
running Write level HW calibration
Write leveling calibration completed, update the following registers in your initialization script
    MMDC_MPWLDECTRL0 ch0 (0x021b080c) = 0x00030007
    MMDC_MPWLDECTRL1 ch0 (0x021b0810) = 0x00080008
Write DQS delay result:
   Write DQS0 delay: 7/256 CK
   Write DQS1 delay: 3/256 CK
Starting DQS gating calibration
. HC_DEL=0x00000000     result[00]=0x00000011
. HC_DEL=0x00000001     result[01]=0x00000011
. HC_DEL=0x00000002     result[02]=0x00000011
. HC_DEL=0x00000003     result[03]=0x00000011
. HC_DEL=0x00000004     result[04]=0x00000011
. HC_DEL=0x00000005     result[05]=0x00000011
. HC_DEL=0x00000006     result[06]=0x00000011
. HC_DEL=0x00000007     result[07]=0x00000011
. HC_DEL=0x00000008     result[08]=0x00000011
. HC_DEL=0x00000009     result[09]=0x00000011
. HC_DEL=0x0000000A     result[0A]=0x00000011
. HC_DEL=0x0000000B     result[0B]=0x00000011
. HC_DEL=0x0000000C     result[0C]=0x00000011
. HC_DEL=0x0000000D    result[0D]=0x00000011
ERROR FOUND, we can't get suitable value !
dram test fails for all values.
Error: failed during ddr calibration

4层改6层DDR阻抗控制做了吗?DDR尝试把频率降低再校准下

可以试试更改ODT设定寄存器后再进行Calibration,一般ODT可以尝试60/120ohm。

试过,也不行

填的参数是正确的,百分之三十的样机可以跑起来;DDR3是1G的 DDR3-1066,IMX6与DDR3之间的走线就是开发板上的复制过来的,PCB由4层变成6层的

DDR Freq: 396 MHz
ddr_mr1=0x00000000
Start write leveling calibration...
running Write level HW calibration
Write leveling calibration completed, update the following registers in your initialization script
    MMDC_MPWLDECTRL0 ch0 (0x021b080c) = 0x00030007
    MMDC_MPWLDECTRL1 ch0 (0x021b0810) = 0x00080008
Write DQS delay result:
   Write DQS0 delay: 7/256 CK
   Write DQS1 delay: 3/256 CK
Starting DQS gating calibration
. HC_DEL=0x00000000     result[00]=0x00000011
. HC_DEL=0x00000001     result[01]=0x00000011
. HC_DEL=0x00000002     result[02]=0x00000011
. HC_DEL=0x00000003     result[03]=0x00000011
. HC_DEL=0x00000004     result[04]=0x00000011
. HC_DEL=0x00000005     result[05]=0x00000011
. HC_DEL=0x00000006     result[06]=0x00000011
. HC_DEL=0x00000007     result[07]=0x00000011
. HC_DEL=0x00000008     result[08]=0x00000011
. HC_DEL=0x00000009     result[09]=0x00000011
. HC_DEL=0x0000000A     result[0A]=0x00000011
. HC_DEL=0x0000000B     result[0B]=0x00000011
. HC_DEL=0x0000000C     result[0C]=0x00000011
. HC_DEL=0x0000000D    result[0D]=0x00000011
ERROR FOUND, we can't get suitable value !
dram test fails for all values.
Error: failed during ddr calibration

我遇到过一次是把ODT从60改到120ohm就能做校正了。当然你也可以更改芯片驱动能力试一下。
还遇到过一次板子不稳定,有时能启动,有时不能启,是因为DDR容量比原来翻倍之后,没有更改内存刷新时间,自刷新时间太短造成的不稳定。
我觉得还是内存参数哪一块没有配置正确,你可以参考一下。

挨打沒死六討論版有一個跟你有同樣問題的人,有人做如下的建議。
https://community.nxp.com/thread/365106

  • Verify the PCB design using "MX6 DRAM Bus Length Check" sheet in "HW Design Checking List for i.Mx6DQSDL Rev2.7.xlsx"
    https://community.freescale.com/docs/DOC-93819
  • Try using different drive strength for DRAM signals for both  i.MX6 and DRAM part.
  • Try different DDR_SEL options  (11 or 10).
    10 : LPDDR2
    11 : DDR3

走線不變、但層數變了,銅皮夾層的厚度也會跟著改變,阻抗有可能會受到影響。
如 10 樓所言,可以嘗試調整驅動能力(Driving Strength)看看。

狗小编,这么翻译飞卡要气死

已经解决了。原来焊接的芯片是从市场买的;我们从新焊接了新的1Gb的ddr3,就可以通过校正了

路过,学习一下 mark

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top