微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > ddr3 阻抗问题

ddr3 阻抗问题

时间:10-02 整理:3721RD 点击:
最近做一个fly-by的ddr3,控制器是飞腾的,控制器要求单端45欧,差分75欧,那我地址控制命令信号的话主干做45欧,负载端控制60欧,差分主干做75欧,负载端做100欧控制,这样是否合适,请大侠解惑?

可以,这主要是考虑容性负载补偿,因为通常的负载都呈现容性,所以在负载端阻抗都会被拉低,所以把主干段阻抗也降低,以实现阻抗匹配,大概是这个意思!你可以自己再去网上看一下!

没有看到附件呢

没见过这样的要求。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top