DDR2的CLK的cross point问题
时间：10-02
整理：3721RD
点击：
DDR2的CLK的cross point超标了，请问各位大神如何解决?
cross point偏高，请问如何解决，更改并联的电容可以么?是什么原理。
是什么原理。
crossover电压偏高可能是你N和P端有相位差导致，也可能是你N,P两端的驱动强度不一致挥着负载mismatch较大，导致rising time不一致。另外，你说并联电容是什么意思?
走线间距加大，并联的电容换个阻值小点，应该可以改善！
4楼正解。P和N非完全对称导致crossover交叉点偏位，应该考虑如何纠正两者的相位关系，布线上是否严格按照差分布线，等长如何；
如果考虑通过并联电容调整相位或slew rate，考虑到DDR时钟频率，不能太大，否则可能会带来其他时序问题。
顶起