DDR3单端走线阻抗和端接电阻
时间：10-02
整理：3721RD
点击：
看到很多DDR3的设计指导手册中都指出单端走线阻抗为40左右，端接电阻比走线阻抗还要小几个欧姆，求教给位大神，这是什么原因，出于什么考虑，有深入介绍的文档就最好了。感谢，感谢，感谢。
不用纠结这个事情，单线就按照50欧姆控制，差分100就没问题，如果你的是8片以上的话端接电阻才会考虑不是50欧默的阻抗匹配
阻抗40为了抗干扰，这样可以加宽走线
地址线40欧姆是因为DDR3地址线的结构是flyby,末端要端接。
加宽走线可以抗干扰?可否再深入解释一下?谢谢谢谢。
受教了！
受教了
阻抗的控制和控制器的要求密切相关
你们要多说说，
学习