微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > DDR3调不通

DDR3调不通

时间:10-02 整理:3721RD 点击:
DDR3调试不同,主要的原因在哪呢?信号走线都没有任何问题。

都回答的什么玩意?
很明显是DDR配置文件有问题
不要动不动就说电源 阻抗什么的

我飞漆包线 DDR都能跑起来

根据经验,DDR出现问题主要是上电时物理层初始化通不过,原因包括:
1、电源有问题。如供电电压不对,参考电压没供上,电源纹波太大;
2、时钟有问题。时钟如频率不对,波形失真严重;
3、信号完整性问题。如端接不正确、等长不规范、走线被严重干扰;
4、芯片焊接问题。

上图,没有layout,是不知道具体的原因的

谢谢您给我的建议,我会按照您的方法在试试

谢谢您给我的建议,我会按照您的方法在试试

根据经验,DDR出现问题主要是上电时物理层初始化通不过,原因包括:, H$ M8 u3 I% _2 \ 1、电源有问题。如供电电压不对,参考电压没供上,电源纹波太大; 2、时钟有问题。时钟如频率不对,波形失真严重; 3、信号完整性问题。如端接不正确、等长不规范、走线被严重干扰;- ^. Q0 y  [) G$ J5 G 4、芯片焊接问题。

等长和走线均无问题,也没有跨分割现象,端接匹配的是50Ω的,不知道是不是应该接36Ω,焊接的话目前没有办法去查看,时钟也处理的很好,电压时1.35V,暂时怀疑是参考电压太远了,还在排查

频率多少,降频试过吗?

是否可以跑training看一下,看fail在哪个地方。

问题基本找到了,是FPGA的问题

问题基本找到了,FPGA的程序有点问题

是初始化程序不对吗还是setting设置的不对?

你是怎么确认你的DDR有问题

最后确认为FPGA的问题目前正在修改这部分,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top