特定的干扰

有时候EMC测试时，SDRAM数据线上都会串上些小电阻，以降低辐射。所以你这种情况会不会有影响，得看两个方面吧。一个是对产品本身的其他电路部分，另一个是辐射测试。至于对产品本身的其他电路部分，看看有没有模拟电路或者什么的，布局布线是关键吧。

理解没错，但不全，只要有边沿的变化就有，变化越多次辐射就越多，所以就有什么反转功能，然数据尽可能少的跳变。当然最直接的就是边沿本身，越陡峭展开后高频分量越大，就越不容忽视，加之阻抗没做好等，辐射就更突出，这个干扰在前期就通过选型和电路设计以及PCB设计来降低

有种东西叫上升沿。

看看

学习

2楼正解，串联22欧或是33欧姆电阻有助于改善对外的辐射。

我想樓主首先要理解干扰是如何產生的?它是什麼訊號?單就只是8 bit的0變到1...是看不出來為何要去在意它? 你應該要先看他工作速度…如果data的0到1的變化頻率很高…那麼它們的上升沿 & 下降沿就會很陡峭…這時就應該要注意它的干扰…因為他的訊號強度相對高…通常在線路上，可以串接daping 電阻(維持訊號品質-)和加一個落地小電容(減緩訊號的上升及下降速度)。在原理圖中，通常會在data等訊號上看到串接几十歐姆的0402小電阻…在clk訊號上…也可以看到串接小電阻加並接落地小電容…這就是所謂的濾波電路，用以減小訊號強度…總之，遇到干扰問題，就應該先看它是什麼訊號及其工作頻率…在layout中，遇到高頻的訊號，就應該給它一個完整的參考平面(power plane or Groud plane)…盡量避免跨plane出現…