大家一起来讨论各种串行总线的阻抗要求是怎么来的

例如usb要求90 正负10%，好像usb并没有做任何端接匹配，为什么会有这个特性阻抗值呢，还有ddr3  我们公司例如 xilinx的fpga的设计指南要求的是单端40欧，差分80，大家一起来讨论一下为什么会有这样的阻抗要求?

源头就是功耗与传输距离的问题；计算好这些之后，协会member就开始综合芯片设计、外围设计、连接器、线缆等设计因素来定义阻抗。所以每一种总线都会有一个阻抗的范围，有的还不小，这是基本的框架。

协议规范。

原来如此，菩提老祖，多弄点资料给我们学习吧

需要什么样的?协议么?

权威一点design guide之类的资料吧

这些没有什么guideline，都是协议规范

原来如此

学习了

常规阻抗匹配是单端50，差分100，DDR3如果数量超过6片的话考虑把地址线主干道上的走线控制40Ω最好，

有沒有協議規範可以下載參考?

阻抗太大   ic 會推不動