高速差分信号（PCIe）的耦合电容为什么要放在TX端？

理论上来讲AC耦合电容放在哪里都是没有问题的，AC耦合电容主要的还是为了考虑的是电平转换。

协议规定

求大神回复我，解释下差分耦合电容的工作原理

恩，对于理想的AC电容，的确放哪里都OK，但是网上有人仿真之后发现，对于非理想器件，电容放在接收端比放在发送端好一些，不理解！

AC电容无论放在哪里都能达到block DC 的目的啊，这怎么理解?

那效果差距不会差很多。
没有规定说过pcie 的AC电容要放再发送端，你可以看intel的layout guide,里面说是可以放再发送端或者接收端，放在最开始或者最后面的1/4部分

板载devic靠近发送端放置是一个习惯问题而已，其实放在哪个位置都没有关系，靠近发送端有个好处是可以少换层，出线方便些（毕竟高速信号不适合在表层走太远）；
如果高速信号有经过连接器，那么AC电容靠近连接器放置，500mil以内。毕竟连接器附近是有比较大的寄生电容的（这个理由是我自己理解的，不喜可以忽略）；
还有一点就是要记住AC电容的容值不是固定的，都是范围值。

在PCIE上解释不了时，请回到音频功放输入输出的耦合电容上来理解，你看大多数人是怎么放的，道理是什么呢?

前两天在网上看到一篇文档，分析的挺好。
总结来说就是：电容越小的话，整个通道的低频能量通过性变差，当有非平衡码流出现，导致信号jitter变大，所以是电容大一些比较好，但是也不能太大，因为大电容的高频特性一般都不是很好，也会影响类似PCIe这样高频信号的信号质量，所以权衡下来0.1uf会比较合适。

呵呵，这个还真是研究过！
1、上述各位的回答都是错的！PCIe标准里面明确规定：当两个设备通过连接器互联时，必须放置交流耦合电容到TX端；
2、放远放近最大的不同时高速信号传输中的介质损耗和趋肤效应不同，当放置靠近rx端时，介质损耗和趋肤效应产生的衰减较大，因此，电容引发的阻抗不连续反射效应降低，可以通过高速互联模型推导出，在靠近rx端的1/4处是比较理想的，实测也是如此；但是当距离不远时，区别不是特别大，因此，pcie标准中，对于板级的电容放置并没有要求。
3、当加入连接器时，串扰和寄生电容/电感增加，互联线上损耗增多，其损耗减小了低频分量信号幅度，对于高频虽有减小但是减小幅度倍数没有低频多，如果放置在rx端，低频信号就衰减的太多了，但是，并不是不行；实测信号，也会发现放置在tx端时信号完整性更好一些（相对而言），而放置在rx端，如果距离长，信号整体衰减的比较厉害；
4、为了完善高速信号的可靠性，pcie在发送端加入了去加重技术，这进一步衰减了低频信号，如果再将电容放置远端，那么低频信号就是“雪上加霜”了；但是，也并不是不行；因此，有些设计里面，在tx和rx端都加电容，根据实际效果选择使用。同时都用的也存在，但是不建议这种用法，效果比较差！
综上：因为：连接器带来的信号干扰+去加重技术，导致低频信号幅度加剧衰减，没有和高频信号幅值同等衰减，信号整体“形状”发生畸变了，在这种情况下，要适当的调整低频信号衰减，因此，放置在tx端是非常必要的！但是这种做法加剧了容抗不连续反射的影响，因此，信号比起没有使用连接器还是要差的！
另推广：
1、凡是使用连接器的高速信号（背板高速信号设计），一般都是放置在tx端！
2、上述条件的例外是：如果使用了均衡器或预加重技术，当然还是放在rx端好了！
3、因此，放置在哪一端，必须要根据该信号的处理技术和构成而言，要分析驱动器的方式、电平逻辑构成、信号类型等，传统经验放置在rx端并不一定好用！