关于AD芯片选型的问题请教

要设计一块8路AD同步（时间同步、相位同步）采集的板卡，分辨率≥14bit，采样率≥5Msps。AD数字输出进FPGA。AD9252是8路模拟信号进，8路数字信号串行LVDS输出；
AD9251则是2路模拟信号进，2路数字信号并行输出（D0A-D13A、D0B-D13B）。
理论上选择AD9252，一片即可；
选择AD9251，需要4片，要额外考虑芯片间同步问题。
想请教下各位，如果串行LVDS输出，在FPGA内串转并时，是不是容易产生不同步的问题?如果并行输出，要多走不少线，芯片间的同步实现难度大不大?
初次使用AD芯片，有类似开发经历可否麻烦给个参考电路或其他优选芯片。
非常感谢！

并行时间同步好做一点，串行的同步在FPGA端有点麻烦。
不过，你的采样率不高，可以用9252，但如果PCB有位置，而且FPGA离AD芯片不远，最好还是选择并行。
如果你担心不同的芯片处理的速度不一样而影响同步，那么同一个芯片不同通道处理速度也有可能不一样，所以9252和9251是一样的。
不要在找其他的AD转换芯片了，analog device 已经是业界最好的了。

如果用9251， 建议9251输入的时钟由FPGA打进来，而FPGA的采样时钟由9251的输出时钟来提供。

以前用过4个双路并行的AD7760，芯片有个同步管教，同步比较好做  9251没用过

谢谢啦！AD9251也有个同步管脚

回答得很详细，非常感谢！
我犹豫要不要使用多片是考虑片间同步信号的处理。AD9251有个SYNC管脚可用于片间同步，如何保证4片AD9251收到的SYNC信号严格同步?
是利用FPGA的全局时钟直接输出4路SYNC信号，还是使用独立的时钟驱动芯片分路输出SYNC?如果使用FPGA全局时钟直接输出4路的话，假如20Msps的采样率，SYNC的PCB布线走等长，FPGA内部延时问题不大吧?

我建议用FPGA全局时钟出同步，20MHz时钟对现在的高速信号来说可以忽略不计，不要担心信号线延时，根本可以忽略不计，但为了信号完整性，一定要走菊花链，或者加个同步的buffer。

非常感谢！

高大上的东东，赞一个。

fallen兄又取笑我了，这种东西对你而言还算高大上啊
话说之前没留意fallen兄EDA365小编的头衔啊，新晋升的?

为人民服务的。

凑热闹

看看