微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > DDR3端接问题

DDR3端接问题

时间:10-02 整理:3721RD 点击:
请教下给我大虾,DDR3端接问题。
自己发现 在INTEL 给的DATASHEET上的使用DDR3 SDRAM颗粒时候 都会要求使用端接电阻。就是用0.75V上啦的。平时在做Intel cpu时候使用就都加了端接。
最近自己看到有的显卡,或者ARM原理图上使用DDR3 SDRAM时候没有加端接电阻。
请大家赐教,这有什么区别

数据线没有的原因是因为DDR3的ODT功能,会将内部的上拉电阻打开,地址、控制线还是需要你自己外部接的。主要的原因还是考虑到阻抗匹配的问题,防止信号的反射,振铃。

数据线没有,但是地址、控制线应该有吧。除非内部已经做了。

驱动能力够就不需要,不一样的设计。

thanks very much

说的很对!对于双向的数据信号,发明的ODT技术,节省了很多上拉电阻和PCB面积!

ODT,从DDR2

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top