DDR3时钟线电阻走线处理？
时间：10-02
整理：3721RD
点击：
DDR3的时钟线上并联了一颗电阻，LAYOUT的时候不知道要放到哪个地方，没见过这么做的。
电路图上靠近谁画的就靠近那颗芯片放置,一般是这样的！
没有layout的指导文档吗? 现在很多器件都提供layout参考指导的，按照上面的来
DDR3时钟是差分的，电阻放到DDR附近就行，好像是用来对波形整形之类的吧，一般都不焊的
用来做阻抗匹配的，一般放在驱动端，就是CPU端。 T分支点前。
靠，什么波形整形啊?是匹配用的，最好是用戴维南匹配，有时为了节省面积可以用终端匹配的方式。
新手学习中，望大家多多指教！谢谢
离DDR近些放就可以了，6楼说的对是匹配用的