微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 做子元件原理图封装时把vcc和gnd设置成共有引脚有什么用?

做子元件原理图封装时把vcc和gnd设置成共有引脚有什么用?

时间:10-02 整理:3721RD 点击:
      做子元件原理图封装时把vcc和gnd设置成共有引脚有什么用?比如74hc02,7脚GND,14脚VCC,我先做4个与非门然后再专门做个电源gnd和vcc的子元件这样不更好吗。设置成隐藏引脚不方便其他人看原理图,我一般不会设置,但有没有必要设置成共有引脚了。

      再说清楚点,如果不设置成隐藏引脚的话每个子图都会显示共有引脚,但设置成隐藏引脚后又不方便看原理图。所以我一般既不隐藏也不设成共有引脚,而是专门做个电源引脚的子元件。比如74hc02,我就做5个子元件4个与非门1个电源子元件。

個人認為會有忘記放電源件的風險,

LS 说的对!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top