这个电路设计有没有 什么隐患
时间：10-02
整理：3721RD
点击：
左边是FPGA 输出的 数字高低电平，FPGA 最高输出3.3V。 74LV芯片供电电压为5V。 74LV 芯片 流向是 B-->A
信号的两边的逻辑电平不一致，有可能有问题，我以前遇到过两边的逻辑电平不一致 带电插拔的时候74芯片挂了。
你这个是一个板子上的不知道会不会挂。 我觉得直接这样接可能有问题，保险的做法是IO不要直接对接，串个50欧不的限流电阻。