微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 关于上下拉电阻阻值的选取

关于上下拉电阻阻值的选取

时间:10-02 整理:3721RD 点击:
各位大侠,小弟想问一下关于上下拉电阻的问题:
在设计中,经常见到10K、4.7K、5.1K、1K等阻值的上下拉电阻,想问问这些阻值是如何确定的?特别是10K和4.7K这两个值最为普遍

我也想知道,等待高手。

因为这些都是常用电阻值,所以会被经常采用。
值的大小根据驱动信号的强弱来定。
其他的待高人补充。

很期待详细的解答,不然取的都是一些经验值

我知道 I2C 信號的上拉电阻是有規定範圍的,其用意是讓驱动信号維持水平。
其它的時候會因為防止不用的時候,漏電流在可接受範圍,使用的電阻值是越大越好,另外還要注意雜訊干擾不會造成誤動作。有時候上下拉电阻還要考慮輸入阻抗問題。
10K,4.7K 通常是針對 TTL 電路與 I2C 電路在用的,CMOS 電路就可以放大到 100K,47K。

多谢小编的讲解

嘿嘿。一直跟着用。

5楼说的很好,选取范围就可以了没有确定具体要多大的,这样理解吧

嘿嘿。一直跟着用

学习

学习哈

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top