求助：关于DDR3的地址线等长的问题

请大家帮我看下这两张图片的DDR3的内存的地址和控制线要怎么走，从datasheet可以看出地址线之间的长度误差是25mil。但是我没看明白的是这个25mil指的是从arm到同一颗芯片内的控制和地址线误差是25mil还是arm分别到4颗DDR3的地址和控制线的误差都要保持在25mil之内！也就是图2中的T型线的一个分支内误差为25还是T型线的每个分支与其它分支误差为25mil！请各位指教，谢谢！

DDR3应该胜从arm到同一颗芯片内的控制和地址线误差是25mil，要求没有DDR2严格