ZBT SRAM布线问题
时间：10-02
整理：3721RD
点击：
最近要做一块ZBT SRAM的板子。
时钟频率能达到250MHz，LVCMOS电平标准，2~4个芯片需要公用地址线和控制线。
网上没有找到关于PCB布线的资料，不知道信号等长、端接以及驱动多个芯片应该怎样设计。
请问哪位牛人做过或者能给点建议?
时钟频率能达到250MHz，LVCMOS电平标准，2~4个芯片需要公用地址线和控制线。
网上没有找到关于PCB布线的资料，不知道信号等长、端接以及驱动多个芯片应该怎样设计。
请问哪位牛人做过或者能给点建议?