微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 差分线间距走多少才算合理?

差分线间距走多少才算合理?

时间:10-02 整理:3721RD 点击:

以前在一家外企工作,PCB都走的比较正规,差分线间距都是1.5倍线宽的间距或3倍线宽的间距。现在在一家私营企业,差分线的间距一般都和线宽一样,板子照样都能很好的工作,这些差分信号包括时钟信号,串口信号,PCIE信号,DDR信号以及网络信号。难道差分线的间距就和线宽之间没要求?以前听老外讲过,差分线间距走1.5倍线宽或3倍线宽是看差分线属于松耦合还是紧耦合来决定的,是不是这样呢?你们公司差分线间距都怎么走的?希望有人来指点迷津。

回复 风行 的帖子
那什么IC要跑1.5倍的呢?

哎,问题太简单了,都不屑回答。

  其实差分对到底是线间耦合还是对地耦合,就是你所谓的紧密耦合或者稀松耦合。
大多人还是说的紧密耦合,信号是P/N间自回流,阻抗互相约束,抗干扰能强些,但是这种耦合中部分电子还是会出现对地耦合的情况。
在差分对间的距离很远的情况下,或者是干扰很小的情况下,你说的1.5/3仅仅是差分线间距离,如果工厂可以做到,无所谓,只要保证你AC特性是100欧姆即可。

回复 liqiangln 的帖子
信号即然定义为差分传输的模式,提高抗干扰能力,那么就尽量按照紧耦合的方式来走,也就是间距越小越好,只要符合加工要求和阻抗匹配要求,就OK了

关于差分线的参考是P/N互相参考还是参考完整地平面这个问题,个人认为参考地多些。80%电子通过地平面回流。只有地平面出现切割,电子才会以p/n互为参考多些。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top