引脚悬空的疑问
时间：10-02
整理：3721RD
点击：
按理来说,CMOS电路不用的引脚一般不能悬空，否则易受干扰。但是仍然看到很多设计里有大量的悬空引脚。是不是能否悬空也要分不同情况?
什么情况下可以悬空，什么情况不可以?望指教！
什么情况下可以悬空，什么情况不可以?望指教！
能不能悬空主要看数据手册中对管脚讲解，以及看看原厂的参考设计！
你可以看他是输入还是输出引脚，如果输入，确定一个电平，如果输出，一般问题不大。参看datasheet是一个非常好的选择。
我一般这样做：对于输入，统统接地或电源；输出就不管它
还是看datasheet确定引脚的接法
引脚本身带上拉的话，可以通过软件设置，如果没有的话，未用的引脚作为输入时接上下拉，作为输出时为输出为低电平
6F正解