mobile ddr 地址线的问题

小弟有几个问题，还麻烦各位大侠解答一下：
1.我想把mobile ddr的地址线（不包括控制线和数据线）连接到fpga上面。请问是否可以连接到任意的I/O pin上面?
2.是否需要加终端匹配?如果要的话，串联还是并联，加多少阻值的?
谢谢！

可以连接到任意的BANK，注意这个BANK的电平要设置成跟RAM一直。
地址线需要加终端匹配，如果是1：1或者1：2的情况下串33OHM，如果地址线是并行连接的多于2个RAM，需要并行，上拉50OHM。
其实这个做FPGA的人，应该知道内存控制器的设计方法，通常有推荐的BANK来做的。

还请小编解释一下什么是1：1，1：2?什么是并行连接多于2个RAM?谢谢！

1：1 就是内存控制器对应RAM的数量。（通常是对地址线来说的，因为是共用的。）