晶体下面的地是否要多打过孔？

有人说多打过孔可以使得晶体的干扰跑到地上去,避免了对周围信号线的干扰！但是有的人说不能多打孔,因为晶体本身就是干扰,如果打孔多了,不是将干扰引入到其他地方啦?
我个人的理解是:晶体本身是干扰源,打地孔就是将其能量散开,不至于EMI干扰过大.根本不是对周围信号干扰的缘故.如果底层又走线,本来可以避免晶体带给的影响的.结果过孔引入了较短的路径,干扰反而变大了.
晶体不让过多打过孔就是避免串扰.
我的看法不一定正确,希望大家也讨论下这个问题！

怎么没人吱声啊?

看过一个EMC专家的书，说只打一个via。

我个人的经验，晶体焊接在表层（TOP层），TOP层通常会对应花一片小铜皮比这个晶体大一圈，1个角做单点（或2个点）接到地平面上，同时晶振的GND管教也接到这个平面

小编说的是4脚的OSC吧，两个脚的晶体用的比较多，并就是接clk-in和clk-out两个芯片管脚的那种，这种晶体在使用时，一般都会跟周围的信号线距离很近，我就怕它干扰到这些信号线。另外还怕EMI问题不过。
现在我的做法是在晶体下面打很多地孔，因为没有理论根据，不知道这样是不是合理

对晶振做包地处理

晶体周围肯定会留出来一定的空间用于铺地，但是，周围有很多信号线经过的时候（比如DDR的总线），包地的空间可能不会很大，是否需要多打地孔需要考虑了。

最好不要打VIA

我也就打一个VIA，只要把时钟线包住就好了啊！

需要注意的一點是晶體OSC下面應該是不太允許走線的吧！

晶体下面不能走线，有包地要求，多打孔，这是我们这的要求。

晶体下面不是要求不能多打过孔吗?